Stage ingénieur
Été 2024

Urmet Italie

Unification BSP & investigation SoC

Stage d'ingénieur innovation au sein de l'équipe R&D du siège à Turin. Étude de faisabilité pour l'unification des plateformes Linux embarquées du groupe autour de Yocto, investigation d'un nouveau SoC ARM et définition d'une roadmap technique long terme.

Turin, Italie
5Axes d'analyse
3Architectures SoC
~30Semaines roadmap
1Rapport livré
Pourquoi cette mission

Contexte industriel

Le groupe opère plusieurs marques produisant des équipements connectés — interphonie, contrôle d'accès, domotique. Chaque entité a historiquement développé ses propres plateformes embarquées : SoC différents, build systems variés, niveaux de maturité inégaux.

Cette fragmentation engendre des coûts de maintenance croissants, une duplication d'effort entre les équipes et une difficulté à partager des composants logiciels ou à harmoniser les cycles de mise à jour.

Fragmentation identifiée

SoC hétérogènes
Familles ARM différentes selon les entités
Build systems divergents
Buildroot, SDK vendeur, scripts custom
Maintenance dupliquée
Chaque entité maintient son propre BSP
Pas de base commune
Impossible de partager les composants middleware
Objectif stratégique : Évaluer la faisabilité d'une convergence vers Yocto comme framework de build commun, avec un nouveau SoC de référence, pour réduire les coûts de maintenance et aligner les équipes France / Italie sur une base technique unique.
Scope

Périmètre de la mission

01

Investigation SoC

Évaluation d’un nouveau processeur ARM comme plateforme de référence pour le groupe

02

Analyse de compatibilité

Étude d’intégration des composants vendeur dans un environnement Yocto standard

03

Contraintes kernel

Analyse des versions, dépendances propriétaires et risques de maintenance

04

Architecture cible

Définition d’une structure meta-layers et d’un pipeline CI/CD partagé

05

Roadmap migration

Proposition chiffrée et séquencée pour la migration complète vers Yocto

Analyse approfondie

Investigation technique

Le SoC évalué est une puce ARM hétérogène intégrant un processeur applicatif, un coprocesseur temps réel RISC-V et un accélérateur neural (NPU). Cette architecture répond aux besoins du groupe en traitement vidéo, inférence IA embarquée et contrôle d'accès.

Architecture SoC (vue simplifiée)

Application CPU
ARM Cortex-A
Co-processeur RT
RISC-V
NPU
Accélérateur IA
Bus système interne (AXI / AHB)
MIPI CSI
Display
eMMC / SD
DDR
Évaluation du support communautaire et de la documentation technique
Analyse de la maturité du SDK vendeur et de ses limitations
Cartographie des interfaces matérielles critiques (vidéo, stockage, communication)
Comparaison avec les SoC déjà déployés dans le groupe
Livrable

Architecture Yocto proposée

L'architecture proposée repose sur une séparation stricte entre les couches matérielles, middleware et applicatives. Cette structure permet à chaque entité du groupe de partager une base commune tout en conservant la flexibilité nécessaire pour ses produits spécifiques.

Structure meta-layers (vue logique)

meta-applicationApplicatif produit (HMI, services métier)
meta-middlewareServices système (OTA, connectivity, monitoring)
meta-bsp-<vendor>Couche hardware (drivers, device tree, boot)
meta-openembeddedCouches communautaires (recettes tierces)
poky / openembedded-coreFondation Yocto (bitbake, classes, base recipes)
Isolation BSP / middleware / applicatif
Chaque couche est indépendante et versionnée séparément
Un meta-layer par famille de SoC
Permet d’intégrer de nouveaux SoC sans impacter les couches supérieures
Middleware commun au groupe
OTA, connectivity et monitoring partagés entre toutes les entités
Pipeline CI/CD unifié
Builds reproductibles et validation automatisée pour chaque plateforme
Planification

Roadmap de migration

La roadmap proposée décompose la migration en 5 phases séquentielles, avec des jalons de décision à chaque étape. L'estimation totale se situe entre 28 et 40 semaines, hors intégration applicative spécifique.

Phase 1
Audit & Investigation
4 – 6 sem.
Analyse de l’existant, évaluation SoC, identification des contraintes
Phase 2
Environnement de build
6 – 8 sem.
Mise en place Yocto, configuration toolchain, premier build minimal
Phase 3
Portage BSP
8 – 12 sem.
Adaptation boot, drivers, device tree, validation matérielle
Phase 4
Intégration middleware
6 – 8 sem.
Services système, connectivity, OTA, sécurité
Phase 5
Validation industrielle
4 – 6 sem.
Tests qualité, certification, documentation, handover
PhasePérimètreDuréePrérequisRisque
1 – AuditInvestigation SoC, analyse de l’existant4–6 sem.Accès au matérielFaible
2 – Build env.Yocto setup, toolchain, build minimal6–8 sem.Phase 1 validéeModéré
3 – BSPBoot, drivers, device tree8–12 sem.Kernel compatibleÉlevé
4 – MiddlewareOTA, connectivity, sécurité6–8 sem.BSP fonctionnelModéré
5 – ValidationTests, certif., docs, handover4–6 sem.Intégration complèteFaible
Résultats

Bilan & décisions

Viable

Faisabilité validée sous conditions

La migration vers Yocto est techniquement viable. Le principal facteur limitant reste la disponibilité des drivers propriétaires et le support kernel pour les périphériques critiques du SoC.

Attention

Risques long-terme documentés

Les dépendances binaires fermées, le kernel en fin de vie et l’absence de support communautaire pour certains périphériques constituent des risques majeurs pour l’industrialisation.

Livré

Roadmap technique livrée

Une proposition séquencée en 5 phases (~28–34 semaines) permet à la direction R&D d’arbitrer l’investissement avec une vision claire des coûts, délais et prérequis.

Livré

Architecture de référence définie

La structure meta-layers proposée et les principes d’architecture servent de base pour un futur prototype d’unification des plateformes du groupe.

Ce que ce stage m'a apporté

Une expérience complète d'ingénierie système : de l'investigation matérielle à la proposition d'architecture, en passant par l'analyse de compatibilité et la définition d'une stratégie technique. Un travail d'analyse, de synthèse et de recommandation à destination de la direction R&D d'un groupe industriel international.

Yocto
BSP
ARM Cortex-A
RISC-V
U-Boot
Device Tree
Linux Kernel
BitBake
Meta-layers
CI/CD